现代DSP技术基于FPGA数字信号处置实验开发平台

一、产品概述

传统的基于CPU(如TMS320)的现代DSP实验室计划工作速度慢，能完成的实验项目十分少，大多数通讯范畴中的实验无法完成(如DDS、FSK等)。而基于FPGA的DSP实验室计划处置速度可达70GMACs，相关的AD/DA器件工作速度达数十至数百MHz。基于DSP处置器的实验设备关于协议更新、通讯格式改动、硬件工作方式切换等请求，硬件系统无法重构，而FPGA具有可重配置功用，因而完成容易。（详情请访问上海华育官网www.shhyhy.com）

基于FPGA的现代DSP技术突破了传统DSP设计技术的瓶颈，在高速DSP设计和应用范畴拓展了全新的空间。现代DSP处置计划完整基于EDA特有的自顶向下的设计流程和并行算法结构。可用作全国大学生电子设计竞赛锻炼、课程设计、课外科技活动、毕业设计及现代DSP系统应用开发的学习平台。

二、系统特性

1. 采用多层工业级规范精心设计
2. FPGA主芯片采用Altera的Cyclone III系列的EP3C16F (90万门)
3. 中心板可单独运用，支持 JTAG、AS方式，便于在电子竞赛、科研项目开发中运用
4. 配有全功用USB仿真开发工具（支持Altera全系列器件），速度快，性能稳定牢靠
5. 全部采用贴片工艺，接插件采用优质进口产品，运用牢靠
6. 提供丰厚接口电路、实验程序以及细致的实验指导书、用户运用手册

三、适用范围

1. 满足各院校《数字电路》、《EDA技术》、《数字信号处置》、《软件无线电》、《通讯原理》等课程的教学实验
2. EDA技术实验教学、开发应用
3. 电子设计培训、实训和科研开发
4. 计算机、电子、信息、通讯、电子对立、工控、自动控制等专业教学、数字电路实验室、EDA技术实验室树立、数字信号处置实验室树立、DSP技术和软件无线电实验室树立

四、系统配置

1. 主芯片FPGA采用Altera的Cyclone III系列中的EP3C16F
2. 配置存储芯片为EPCS4，4Mb串行FLASH
3. 8MB SDRAM
4. 125MHz转换率双路高速10位DAC
5. 20/40MHz高速8位ADC
6. 双420/270MHz高速运放
7. 4MB Flash
8. SD卡接口
9. 4个按键，10个拨码开关，10个LED显现
10. VGA输出接口
11. RS232规范串行口
12. PS/2鼠标键盘接口
13. 50MHz系统时钟源
14. 4个七段数码管
15. 牢靠上电复位电路
16. 提供板级和芯片级电压3.3V/1.2V
17. 2个40针外扩接口

五、实验项目

(一)基础实验

1. 基于QUARTUSII 图形输入电路的设计
2. 基于VHDL 格雷码编码器的设计
3. 含异步清零和同步使能的加法计数器
4. 七段数码管显现电路的设计
5. 数控分频器的设计
6. 图形和VHDL 混合输入的电路设计
7. 四位并行乘法器的设计
8. 基本触发器的设计
9. 四位全加器设计
10. 用VHDL设计七人表决器
11. 用VHDL设计四人抢答器
12. 可控脉冲发作器的设计
13. 正负脉宽调制信号发作器设计
14. 序列检测器的设计
15. PS/2键盘
16. UART通讯
17. VGA彩条信号发作器的设计
18. PN码产生器
19. Gold码产生器
20. 数字频率计的设计
21. 数字钟的设计
22. 序列检测器的设计
23. 数字秒表的设计

(二)DSP实验

1. FIR数字滤波器设计
2. IIR数字滤波器设计
3. DDS与数字移置信号发作器设计
4. M序列伪随机序列发作器设计
5. 正交幅度调制信号发作器设计
6. AM信号发作器设计
7. FM信号发作生气设计
8. PM信号发作生气设计
9. FSK信号发作器设计
10. 扫频信号发作器设计