科学家研制出超薄二维资料晶体管：芯片性质的提升

依据摩尔定律集成电路上能够容纳的晶体管数目在大约每经过18个月便会增加一倍。这也意味着，半导体资料的改善对芯片性能的提升至关重要。

据外媒报道，美国宾夕法尼亚州立大学的科学家发表在《自然-通讯》的一项新研讨显现， 他们胜利研制出了一种超薄二维资料晶体管，这将大大提升未来芯片的性能。

宾夕法尼亚州立大学工程学院工程科学与力学的助理教授萨普塔什·达斯（Saptarshi Das）表示，我们往常生活在一个由数据驱动的互联网世界，随之而来的是大数据对存储和处置才干的应战。

而晶体管作为集成电路范畴重要组成部分，想要存储和处置更多的数据，就需求运用更多的晶体管。但随着晶体管特征尺寸的减少，想要进一步提升芯片性能，就需求更小更薄的半导体资料。

当前运用的三维硅资料曾经用于制造晶体管有60年左右的历史，其尺寸简直曾经抵达了极致。 特别是5nm制程工艺后，传统晶体管微缩提升性能难以为继，这也使得硅在晶体管中的应用越来越具有应战性。

因而，众多科学家都在新技术、新工艺、新资料等方面不时进行积极探求，发现二维资料有着先天的优势。 由于这些二维资料的产生厚度能够比目前实践应用的三维硅资料薄10倍。

研讨中，科学家经过运用金属有机化学气相堆积技术生长了单层二硫化钼和二硫化钨，该技术来自宾夕法尼亚州立大学的二维晶体联盟NSF资料创新平台（2DCC-MIP）。

此外，为考证新型二维晶体管的性能，科学家剖析了与阈值电压、亚阈值斜率、最大与最小电流之比、场效应载流子迁移率、接触电阻、驱动电流和载流子饱和速度相关的统计指标。

达斯教授指出，经过一系列的测试证明了新晶体管的可行性， 这意味着新型晶体管不只能够让下一代芯片更快、更节能，还能够接受更多存储和数据处置性能。

据了解，台积电5nm制程工艺曾经量产，而3nm制程工艺将于今年进行试产，2022年量产。此外，有音讯称台积电曾经胜利开发了2nm制程工艺，将在2023年上半年进行风险生产，并将在2024年开端批量生产。

假如超薄二维资料晶体管进入应用阶段，那么1nm制程工艺相比也将很快完成。

【来源：快科技】【作者：斌斌】